PROJECT COMMAND CENTER · LIVE EXECUTION STATUS

프로젝트 실행 현황판

5개 프로젝트의 현재 PHASE, 다음 공식 마감, 실행 STEP을 한 화면에서 관리합니다. 다음 PHASE를 눌러 이후 작업도 미리 확인할 수 있습니다.

관리 프로젝트5
진행 중 PHASE5
현재 완료 STEP0/40
가장 가까운 마감진로탐색수업 · 2026-07-15
PHASE 1 · 참가 신청까지

AI 반도체 회로설계

D-7
다음 DEADLINE 2026-07-17
현재 PHASE 진행률0/7 · 0%
  1. ○STEP 1 · 팀원별 담당 역할 분담
  2. ○STEP 2 · 설계 방식 후보와 팀 강점 정리
  3. ○STEP 3 · 팀 소개서 목차와 구성 확정
  4. ○STEP 4 · 팀 소개서 본문 작성
  5. ○STEP 5 · 팀 소개서 최종 검토
  6. ○STEP 6 · 팀원별 Google Form 작성 여부 확인
  7. ○DEADLINE · 팀 소개 자료와 팀원별 신청서 제출 — 2026-07-17까지2026-07-17까지
다음 PHASE 미리보기 PHASE 2 · 1차 결과 제출까지 2026-08-13 · 완료 후 자동 활성화

현재 PHASE를 완료하면 진행할 작업입니다.

  1. STEP 1오리엔테이션 참석 및 공개 설계 주제 정리
  2. STEP 2평가 기준과 제출 형식 확인
  3. STEP 3아날로그·디지털 설계 방식 최종 결정
  4. STEP 4설계 및 시뮬레이션 환경 세팅
  5. STEP 5기준 회로와 성능 목표 정의
  6. STEP 61차 설계 및 시뮬레이션 수행
  7. STEP 7PPA·강건성 결과 정리
  8. STEP 81차 제출 자료 통합 및 검토
  9. DEADLINE1차 결과 제출2026-08-13까지
PHASE 1 · 팀 구성 계획서 제출까지

STOB리그

D-6
다음 DEADLINE 2026-07-16
현재 PHASE 진행률0/8 · 0%
  1. ○STEP 1 · 지도교수 수락 여부 최종 확인
  2. ○STEP 2 · 팀원 명단·전체 학점·반도체 교과목 이수 현황 정리
  3. ○STEP 3 · 문제 공개 후 희망 문제 1·2순위 결정
  4. ○STEP 4 · 팀원별 역할 분담
  5. ○STEP 5 · 팀 구성 계획서 작성
  6. ○STEP 6 · 지도교수·팀원 전자서명 확보
  7. ○STEP 7 · HWP 형식과 메일·파일 제목 최종 검수
  8. ○DEADLINE · 팀 구성 계획서 제출 — 2026-07-16까지2026-07-16까지
다음 PHASE 미리보기 PHASE 2 · 팀 운영계획 제출까지 2026-07-24 · 완료 후 자동 활성화

현재 PHASE를 완료하면 진행할 작업입니다.

  1. STEP 1선정 결과와 배정 문제 확인
  2. STEP 2출제 문제의 배경지식 조사 범위 확정
  3. STEP 3문제 풀이 방향성 Define
  4. STEP 4실현 가능한 해결 아이디어 후보 작성
  5. STEP 5팀 역할과 주차별 일정 확정
  6. STEP 6운영계획 문서 작성 및 검토
  7. DEADLINE팀 운영계획 제출2026-07-24까지
PHASE 1 · 중간보고서 제출까지

CCDC 창의회로설계

D-52
다음 DEADLINE 2026-08-31
현재 PHASE 진행률0/10 · 0%
  1. ○STEP 1 · 프로젝트 문제와 목표 문장 확정
  2. ○STEP 2 · 수상작·유사 회로 조사
  3. ○STEP 3 · 차별화 포인트와 평가 지표 정의
  4. ○STEP 4 · 전체 회로 블록도 작성
  5. ○STEP 5 · 부품·EDA 도구·측정 장비 목록 확정
  6. ○STEP 6 · 기준 회로 시뮬레이션
  7. ○STEP 7 · 초기 실험 또는 구현 가능성 검토
  8. ○STEP 8 · 중간보고서 초안 작성
  9. ○STEP 9 · 팀 검토와 최종 수정
  10. ○DEADLINE · 중간보고서 제출 — 2026-08-31까지2026-08-31까지

공식 사이트가 자동 조회에서 응답하지 않아 사용자가 제공한 2026 일정 기준. 최초 실행 후 사이트에서 날짜를 재확인 권장.

다음 PHASE 미리보기 PHASE 2 · 결과보고서 제출까지 2026-10-31 · 완료 후 자동 활성화

현재 PHASE를 완료하면 진행할 작업입니다.

  1. STEP 1중간심사 의견과 보완 항목 정리
  2. STEP 2회로 설계 개선
  3. STEP 3브레드보드 또는 1차 시제품 구현
  4. STEP 4PCB 설계 및 제작
  5. STEP 5정량 측정 계획 수립
  6. STEP 6반복 측정과 오검출·오차 검증
  7. STEP 7이론·시뮬레이션·실측 비교
  8. STEP 8케이스와 시제품 완성도 보완
  9. STEP 9결과보고서 작성 및 최종 검토
  10. DEADLINE결과보고서 제출2026-10-31까지
PROJECT KNOWLEDGE자료 인사이트 7개 자료 · 1개 STEP ＋
PHASE 1 · STEP 2 수상작·유사 회로 조사 자료 7개 · 2026-07-10 갱신 ＋

기존 수상작 7건을 종합하면, 높은 평가를 받을 가능성이 큰 자료는 생활·안전·의료·농업처럼 문제 맥락이 분명하고, 이를 아날로그/디지털 회로 블록으로 분해한 뒤 시뮬레이션-브레드보드-PCB/기구부-시제품으로 이어지는 검증 사슬을 제시한다. 특히 정량 측정값, 반복 동작, 실패 원인과 보완책, 실제 사용 시나리오가 보고서 설득력을 크게 높인다. CCDC PHASE 1 STEP 2에서는 우리 주제도 센서 선택 근거, 기준값 산정, 오검출 방지, 전력·크기·재현성 데이터를 초기에 확보해야 한다.

공통 성공 요인
  • 문제 정의가 구체적일수록 회로 설계의 필요성이 선명해졌다. 자전거 방향지시등, 자동안전발판, 보안 키패드처럼 사용자가 겪는 위험·불편을 수치나 사례로 제시한 자료가 설득력이 높다.
  • 수상작은 큰 시스템을 작은 회로 블록으로 나누어 설명한다. 센서부, 신호 정형화, 기준값 비교, 카운터/래치/FPGA 제어, 출력 구동부, PCB/기구부가 단계별로 연결된다.
  • 시뮬레이션만으로 끝내지 않고 브레드보드, 오실로스코프 측정, PCB 제작, 3D 모델/시제품까지 이어지는 구현 경로를 제시한다.
  • 정량 지표가 강하다. 전류·전력·구동시간, 주파수, 펄스폭, 거리 오차, 임피던스 변화, 경우의 수, 샘플링 조건 등을 표와 파형으로 제시한다.
  • 실패와 한계를 숨기지 않는다. 수조 노이즈, 중심부 민감도 한계, 커패시터 오차, Gerber outline 누락, 3D 프린터 공차, 예산상 축소 제작 같은 문제와 보완책을 기록한다.
  • 보고서는 ‘개요 → 설계 목표 → 블록별 설계/시뮬레이션 → 제작/검증 → 결과/기대효과’ 구조가 반복된다. 심사자가 따라가기 쉬운 구조가 수상 가능성을 높인다.
평가항목별 핵심
  • 창의성: 기존 제품·방식의 빈틈을 찾고, 센서/아날로그 회로/논리회로를 조합해 차별화해야 한다.
  • 회로성: 단순 아두이노 구현보다 555 타이머, Schmitt trigger, counter, latch, MUX, IA, VCCS, comparator 등 회로 블록의 역할을 명확히 보여주는 것이 중요하다.
  • 완성도: PSpice/Verilog/MATLAB 등 설계 검증에서 PCB와 시제품까지 이어지는 산출물이 필요하다.
  • 검증성: 파형, 측정표, 비교군, 반복 측정, 실제 사용 조건 테스트를 통해 ‘작동했다’가 아니라 ‘왜 믿을 수 있는지’를 보여줘야 한다.
  • 실용성: 전력, 크기, 비용, 사용성, 장착성, 유지보수, 안전성을 함께 다룰수록 설득력이 올라간다.
반드시 확보할 근거·데이터
  • 센서 원신호와 신호 정형화 후 파형 비교: 노이즈·임계값·오검출 방지 근거 포함
  • 기준값 산정 실험: 조도, 거리, 압력, 임피던스, 공기 정체 지표 등 우리 주제의 판정 기준을 정량화
  • 블록별 시뮬레이션 결과: 센서부, 증폭/필터부, 비교부, 카운터/제어부, 출력부를 분리 검증
  • 브레드보드 또는 테스트보드 측정값: 오실로스코프 파형, 전압/전류, 반복 측정 표 포함
  • PCB 또는 최소한 PCB 레이아웃/거버 검증 근거: DRC, 배선 원칙, 전원·GND 안정화 설명
  • 시제품 동작 사진·영상용 시나리오: 정상 동작뿐 아니라 경계 조건과 실패 케이스 포함
  • 전력·크기·비용 추정: 배터리 구동형이거나 설치형이면 실사용 가능성을 평가할 수치 필요
우리 프로젝트 적용 전략
  • 우리 주제는 ‘좌석 단위 공기 정체 능동 진단 회로’로 문제를 좁히고, 기존 환기/CO2 측정과 다른 점을 ‘공간차분 + 미세 자극-응답 + 좌석 단위 판정’으로 명확히 적는다.
  • 센서 후보별 비교표를 만든다. 예: 온도/습도/가스/기류/압력/마이크로 히터 자극에 대해 응답속도, 노이즈, 비용, 전력, 회로 난이도를 비교한다.
  • 초기 보고서에는 블록 다이어그램을 반드시 넣는다. 센서 배열 → 자극 발생 → 증폭/필터 → 차분/비교 → 시간응답 추출 → 정체 판정 → 표시/알림 구조로 정리한다.
  • Brake n Blink처럼 실사용 조건을 정한다. 예: 좌석 근처 3개 지점, 팬/문 개폐/사람 착석/미세 환기 자극 전후 등 조건을 고정한다.
  • Master Key와 자동안전발판처럼 임계값은 실험으로 정한다. ‘정체/비정체’를 나누는 기준을 추측하지 말고 반복 측정으로 설정한다.
  • EIT 사례처럼 절대값보다 변화량을 쓰는 Time-Difference 방식을 검토한다. 환경 편차가 큰 공기질 센서에서는 기준 데이터 대비 변화량이 더 안정적일 가능성이 높다.
현재 부족한 점
  • 우리 프로젝트의 현재 아이디어에는 센서 종류와 배치, 자극 방식, 정체 판정 기준, 반복 측정 조건이 아직 충분히 고정되지 않았다.
  • 수상작 수준의 정량 지표를 확보하려면 최소한 센서 원신호, 필터 후 신호, 차분값, 시간응답 상수 또는 회복시간 지표가 필요하다.
  • 시제품까지 갈 경우 PCB/기구부/시연 환경의 제약이 커지므로, 1차 단계부터 최소 구현 범위를 좁혀야 한다.
  • 오검출 조건, 예를 들어 사람 움직임, 문 개폐, 외부 바람, 센서 드리프트를 어떻게 배제할지 검증 계획이 필요하다.
다음 행동
  • 수상작 분석을 기준으로 우리 보고서 목차 초안을 ‘문제-기존 방식-회로 블록-검증 계획-예상 결과’ 구조로 작성한다.
  • 센서 후보 3~5개와 미세 자극 방식 2개를 표로 비교하고, 1차 실험에 쓸 조합 1~2개를 선정한다.
  • 정체/비정체 판정 실험 프로토콜을 만든다. 측정 위치, 시간 간격, 자극 시간, 반복 횟수, 성공 기준을 숫자로 정한다.
  • 브레드보드 단계에서 바로 얻을 수 있는 파형·표 목록을 정한다. 예: 응답시간, 회복시간, 차분 전압, 오검출률, 소비전류.
  • 보고서에는 실패 가능성과 보완책을 별도 섹션으로 둔다. 수상작들이 문제 해결 과정을 드러낸 점을 반영한다.
은상 2024 뚝따기 - 전자 윷놀이 회로은상-경북대IDEC2024창의회로설계챌린지_결과보고서_뚝따기_전자윷놀이회로-1.pdf · 2026-07-10 ＋

윷 던지기, 말 이동, 경로 분기, 업기·잡기·골인 알고리즘을 카운터·디코더·플립플롭·비교기로 구현한 전자 보드게임 회로.

전통 윷놀이의 규칙을 논리회로로 분해하여 전자 윷놀이판을 구현한 자료다. 4비트 비동기 카운터와 4x16 디코더로 윷 결과를 만들고, Full-adder와 플립플롭으로 말 위치를 저장·갱신한다. 경로 분기와 통일, 업기, 잡기, 골인 판정까지 단계별 회로와 시뮬레이션으로 검증했으며, 실제 구현에서는 예산과 부품 수 문제로 기능을 축소해 PCB 윷놀이판과 브레드보드 회로를 결합했다.

핵심 내용
  • 복잡한 게임 규칙을 회로 블록으로 체계적으로 분해했다.
  • 확률, 위치 저장, 경로 분기, 예외 처리까지 논리적으로 설명했다.
  • 시뮬레이션 회로와 실제 제작 회로의 차이를 솔직히 기록했다.
수상·성과 포인트
  • 익숙한 전통놀이를 회로설계 과제로 바꾼 대중성 있는 주제
  • 카운터, 디코더, 플립플롭, 비교기 등 기본 회로 지식의 폭넓은 활용
  • 경로 통일, 잡기, 업기 같은 예외 상황까지 고려한 완성도
기술적 포인트
  • 4비트 비동기 카운터로 윷 결과 확률 구현
  • 5x32 디코더와 2비트 경로 정보로 윷판 경로 분기 처리
  • 비교기와 시프트 플립플롭으로 잡기·업기 이벤트 판정
  • 지연 회로로 신호 순서 오류 방지
검증 방법
  • 윷 결과별 시뮬레이션
  • 각 경로의 골인 경로 시뮬레이션
  • 업기·잡기·경로 통일·골인 판정 시뮬레이션
  • PCB 윷놀이판과 브레드보드 회로 제작
보고서·발표 강점
  • 복잡한 전체 시스템을 기능별로 나눠 설명
  • 예외 조건을 따로 다뤄 설계 깊이를 보여줌
  • 예산상 축소 제작 이유를 명확히 제시
우리 프로젝트 적용
  • 우리 회로도 센서-판정-출력만 쓰지 말고 예외 상황 처리 블록을 별도로 설계한다.
  • 공기 정체 판정의 경계 조건을 ‘경로 통일’처럼 별도 보정 로직으로 설명한다.
  • 최종 구현이 축소되더라도 원 설계와 축소 설계의 차이를 명확히 기록한다.
한계·주의사항
  • 정량 성능 지표보다는 기능 구현 검증 중심이다.
  • 실제 회로는 예산상 축소되어 전체 알고리즘이 모두 하드웨어로 구현되지는 않았다.
근거 위치
  • 4비트 카운터와 디코더로 윷 결과 판정 (p.3-4)
  • 경로 분기·통일과 잡기·업기 예외 처리 (p.6, p.11-16)
  • 예산 문제로 실제 회로를 축소 제작 (p.18)
대상 - Near Field Oscillation Detector대상-경북대IDEC창의회로설계챌린지_NearFieldOscillationDetector_헤르미온느의마법지팡이.pdf · 2026-07-10 ＋

비접촉 near-field probe와 전력 검출·주파수 카운팅으로 칩/회로 발진을 소형·저가로 탐지하려는 장치.

고가의 스펙트럼 분석기나 물리적 프로빙이 어려운 상황에서, 비접촉 near-field probe로 발진을 감지하는 소형 장비를 제안한 발표형 자료다. 링 안테나 형태의 프로브, 0.5Hz 기준 게이트, 7비트 카운터, 전력 검출, op-amp 비교 구조로 주파수 영역의 spike 또는 발진 존재를 탐지하는 흐름을 제시한다. 텍스트 추출량은 적지만 슬라이드 구조상 문제-기존 장비 한계-알고리즘-프로브-555 타이머-회로/PCB-기대효과가 간결하게 드러난다.

핵심 내용
  • ‘칩이 작아 직접 프로빙이 어렵다’는 문제를 명확히 제기했다.
  • 스펙트럼 분석기의 크기와 비용 문제를 소형·저가 장비 개발 명분으로 연결했다.
  • 프로브 모듈 교체로 주파수 범위 확장 가능성을 제시했다.
수상·성과 포인트
  • 회로 디버깅이라는 IDEC 맥락과 직접 연결되는 문제 선택
  • 비접촉 측정이라는 차별화된 접근
  • 슬라이드형 자료에서 문제와 해결책이 매우 빠르게 이해되는 구조
기술적 포인트
  • 링 안테나형 near-field probe
  • 전력 검출과 주파수 카운팅 병행
  • 0.5Hz/1초 게이트 기반 카운팅 구조
  • 555 타이머에서 가변저항으로 1초 high 구간 조정
검증 방법
  • PSpice 회로도 제시
  • PCB 제작 제시
  • 프로브 형태와 주파수 대역 확장 설명
보고서·발표 강점
  • 기존 장비 대비 비용·크기 문제를 한눈에 보여줌
  • 알고리즘 블록도가 단순하고 기억하기 쉬움
  • 기대효과가 비용, 비접촉성, 휴대성, 대역 확장으로 정리됨
우리 프로젝트 적용
  • 우리 주제도 ‘기존 측정 방식은 좌석 단위 공기 정체를 직접 판별하지 못한다’는 한 문장 문제 정의가 필요하다.
  • 비접촉/저가/소형 같은 명확한 제품 가치 축을 잡는다.
  • 센서 모듈 교체 또는 다점 센서 확장 가능성을 제시한다.
한계·주의사항
  • 추출 가능한 텍스트가 적어 세부 측정 결과와 정량 성능은 확인 제한이 있다.
  • 검증 데이터가 자료 내 텍스트 기준으로 충분히 상세하지 않다.
근거 위치
  • 오실레이션 시스템은 사용할 수 없고 탐지가 필요하다는 문제 제기 (p.3)
  • 칩 크기와 프로빙 한계 제시 (p.4)
  • 스펙트럼 분석기의 비용·크기 한계와 소형 장비 개발 목표 (p.5)
  • 프로브 모듈 교체로 주파수 대역 확장 가능 (p.7)
금상 2024 당근 - EIT를 이용한 체내 Imaging 시스템 구현금상-경북대IDEC2024창의회로설계챌린지_결과보고서_당근_Electrical_Impedance_Tomography__EIT_를_이용한_체내_Imaging_시스템_구현.pdf · 2026-07-10 ＋

전류 주입, MUX switching, IA, FPGA ADC, EIDORS 이미징을 연결해 임피던스 변화를 시각화한 EIT 시스템.

EIT 기반 의료 이미징 시스템을 회로와 데이터 처리까지 구현하려는 자료다. Load-in-the-loop 전류원, 16:1 MUX 4개 기반 adjacent switching, 3 op-amp IA, FPGA 내장 ADC, MATLAB/EIDORS 재구성 알고리즘을 연결했다. 실제 수조 환경은 노이즈와 재현성 문제가 있어 최종적으로 resistive mesh 환경에서 임피던스 변화를 성공적으로 이미지화했다. 오실로스코프 측정값, Nyquist plot 비교, EIDORS 이미지 결과를 통해 제안 방식의 타당성을 제시했다.

핵심 내용
  • 복잡한 시스템을 아날로그 측정 회로와 알고리즘으로 연결했다.
  • 수조 실험 실패를 재현성 높은 resistive mesh 검증으로 전환했다.
  • 측정값과 오실로스코프, MATLAB 결과를 비교해 검증했다.
수상·성과 포인트
  • 의료 이미징이라는 큰 응용성과 회로 설계 난이도의 결합
  • 전류원, MUX, IA, ADC, 알고리즘까지 포함한 시스템 완성도
  • 실패한 환경과 성공한 대체 검증 환경을 모두 제시한 신뢰성
기술적 포인트
  • Load-in-the-loop 방식 전류 주입
  • 16전극 adjacent switching으로 208개 유효 데이터 확보
  • MCP601 기반 3 op-amp IA
  • Polar/asynchronous demodulation 개념과 TDC 없는 위상 계산 아이디어
  • EIDORS 기반 임피던스 이미지 재구성
검증 방법
  • 10kHz 이하에서 목표 전류 생성 확인
  • 오실로스코프와 MATLAB 이론값 비교
  • Nyquist plot 비교
  • Resistive mesh에서 high/low impedance 및 위치 변화 이미징
보고서·발표 강점
  • 실험 환경 선택 이유와 한계를 상세히 설명
  • 복잡한 이론을 블록 다이어그램과 흐름도로 정리
  • 실패 원인을 노이즈와 재현성으로 명확히 기록
우리 프로젝트 적용
  • 우리 프로젝트도 실제 환경 노이즈가 크면 통제된 더미 환경을 먼저 만든다.
  • 절대 공기질 값보다 기준 상태 대비 변화량을 이미지/지표화하는 방법을 검토한다.
  • 센서 다점 배열에서 switching 또는 순차 측정 전략을 보고서에 명확히 제시한다.
한계·주의사항
  • 초기 목표였던 실제 수조/체내 환경 검증은 노이즈와 재현성 문제로 제한되었다.
  • 시스템이 복잡해 구현 난이도와 설명 부담이 크다.
근거 위치
  • Resistive mesh가 정확성·재현성을 높이는 대체 실험 보드로 설명됨 (p.4)
  • 10kHz 이하에서 목표 전류 생성 확인 (p.7-8)
  • Adjacent switching으로 208개 유효 데이터 수집 (p.9-10)
  • Nyquist plot 비교로 타당성 입증 (p.19)
  • 수조 노이즈와 재현성 한계, resistive mesh 성공 (p.24)
2025 디와디 - Brake n Blink17.경북대IDEC2025창의회로설계챌린지_결과보고서_디와디_Brake_n_Blink.pdf · 2026-07-10 ＋

자전거 후미등에 방향지시등, 조도 기반 미등, 홀센서 브레이크등을 결합한 저전력 안전장치.

자전거 사고와 의사소통 부족 문제를 바탕으로, 방향지시등·미등·브레이크등을 통합한 후미등 회로를 설계한 자료다. LED 간격, 개수, 순차 동작 속도, 미등 전류를 아두이노와 관찰 테스트로 먼저 결정하고, NE555, CD4013 Johnson counter, ULN2003, 포토레지스터, A3144 홀센서, 2N3904를 이용해 아날로그/논리 회로로 구현했다. PCB, 3D 프린팅 케이스, 실제 핸들부 시제품까지 제작했고 전류·전력·구동시간·무게·SMD 최적화 가능성을 정량적으로 제시했다.

핵심 내용
  • 사용 환경 기반 사전 테스트로 설계 파라미터를 정했다.
  • 저전력, 시인성, 조작성, 방수, 무게까지 실사용 요소를 폭넓게 다뤘다.
  • 브레드보드와 PCB 시제품의 전류·구동시간을 비교했다.
수상·성과 포인트
  • 생활 안전 문제와 직접 연결되는 실용적 주제
  • 정량 실험과 사용자 관찰 테스트가 풍부함
  • PCB와 케이스까지 완성한 제품형 완성도
  • 한계와 개선 방향을 SMD 경량화 수치로 제시
기술적 포인트
  • NE555로 8Hz/약 125ms 순차 동작 클럭 생성
  • CD4013 기반 Johnson counter로 방향지시 LED 순차 구동
  • ULN2003 달링턴 드라이버로 LED 전류 구동
  • 포토레지스터+2N3904+ULN2003 조도 감지 미등
  • A3144 홀센서+자석으로 브레이크 레버 직접 감지
검증 방법
  • 25m 거리에서 LED 간격·개수·속도 시인성 평가
  • 미등 전류별 명시성 평가
  • 브레드보드 및 PCB 전류·전력 측정
  • 5000mAh 보조배터리 기준 구동시간 계산
  • 15분 최대전류 조건 발열 확인
  • 무게 실측과 SMD 전환 시 예상 무게 계산
보고서·발표 강점
  • 테스트로 파라미터를 정하는 과정이 설득력 있음
  • 이론값과 실측값을 나란히 제시
  • 제품 설계 관점에서 전원, 방수, 조작, 케이스, 무게까지 다룸
우리 프로젝트 적용
  • 우리도 센서 간격, 자극 시간, 샘플링 주기 같은 파라미터를 작은 관찰 실험으로 먼저 정한다.
  • 전력과 구동시간을 반드시 계산한다. 미세 자극 회로가 들어가면 소비전류가 평가 포인트가 될 수 있다.
  • 시제품이 무겁거나 커지면 SMD/집적화 시 예상 축소 가능성을 수치로 제시한다.
한계·주의사항
  • 시인성 평가는 전문 장비가 아닌 관찰 등급 기반이라 주관성이 있다.
  • 시제품은 시판 후미등보다 무겁고, 최적화는 예상 계산에 머문다.
근거 위치
  • LED 간격 5mm, 5개, 125ms로 결정 (p.6)
  • 미등 LED 7개, 약 3mA로 결정 (p.7-8)
  • 브레드보드 방향지시등 전류·전력 측정 (p.16)
  • PCB 제작과 정상 동작 확인 (p.21-22)
  • 최종 시제품 구동시간, 시인성, 발열, 무게 검증 (p.28-32)
2025 농잇 - Nong-EIT 농산물 추적 관찰 시스템14.경북대IDEC2025창의회로설계챌린지_결과보고서_농잇(Nong-EIT)_Electrical Impedance Tomography (EIT) 시스템을 이용한 농산물 추적 관찰 시스템.pdf · 2026-07-10 ＋

EIS/EIT를 농산물에 적용해 시간에 따른 내부 임피던스 변화를 비파괴적으로 추적 관찰한 시스템.

의료 분야 중심의 EIT를 농업으로 확장해 농산물의 수분, 당도, 숙성도, 손상 가능성을 비파괴적으로 추적하려는 자료다. FPGA, DAC/ADC, VCCS, 8:1 MUX, IA, MATLAB/EIDORS를 연결하고, 8전극 adjacent switching으로 40개 데이터를 얻는 구조를 제시한다. 수조 simulation과 실제 농산물 측정을 통해 내부 임피던스가 시간에 따라 낮아지는 경향을 확인했고, 중심부 민감도 한계와 Time-Difference 방식 개선 필요성을 고찰했다.

핵심 내용
  • 기존 EIT 기술을 농산물 추적 관찰이라는 새 응용으로 확장했다.
  • 아날로그 회로, FPGA 제어, Python/Jupyter, MATLAB 이미징을 연결했다.
  • 측정 한계를 고찰하고 Time-Difference 방식 개선안을 제시했다.
수상·성과 포인트
  • 기술 확장성이 큰 주제와 실용적 농업 문제의 결합
  • ADC/DAC, MUX, FPGA, IA 등 다양한 회로·디지털 블록 사용
  • 실제 감·키위 측정까지 수행한 구현성
  • 한계와 개선 방향이 구체적
기술적 포인트
  • Load-in-the-loop VCCS 전류 주입
  • 8-to-1 MUX 4개로 전류 주입과 전압 측정 순차 제어
  • 3 op-amp IA로 미세 전압 증폭
  • 12-bit ADC/DAC와 FPGA SPI 제어
  • Asynchronous quadrature-phase undersampling 기반 크기 추출
검증 방법
  • 500kHz load-in-the-loop 시뮬레이션
  • IA gain 5 검증
  • 수조 high/low impedance simulation
  • DAC/ADC IP Verilog testbench 검증
  • 실제 농산물의 시간 변화 측정과 EIDORS 이미지 생성
보고서·발표 강점
  • 시스템을 DATA ACQUISITION과 DATA PROCESSING으로 분리
  • FPGA FSM 상태까지 상세히 기술
  • 고찰 섹션에서 회로·데이터 한계를 분리해 설명
우리 프로젝트 적용
  • 우리 프로젝트도 데이터 취득부와 데이터 처리부를 나눠 설계한다.
  • 좌석 단위 공기 정체 역시 첫 측정값을 reference로 두고 이후 변화량을 비교하는 방식을 우선 검토한다.
  • 환경·대상별 절대 상관관계가 약할 수 있음을 전제로 반복 측정과 경향성 분석을 설계한다.
한계·주의사항
  • 중심부 임피던스가 과일 종류와 무관하게 높게 나타나는 측정 민감도 한계가 있다.
  • 임피던스와 농산물 특성의 절대 상관관계는 추가 데이터가 필요하다.
근거 위치
  • 100Hz~1MHz 후보 주파수와 1~2주 동일 조건 측정 계획 (p.3)
  • 8전극에서 40개 측정 데이터 획득 구조 (p.8)
  • 농산물 시간 변화에서 내부 임피던스 감소 경향 확인 (p.10)
  • FPGA DAC/ADC IP 시뮬레이션과 SPI 전송 확인 (p.12-14)
  • Time-Difference 방식 개선 제안 (p.22)
2025 연승싸이퍼 - 지하철 열차용 자동안전발판11.경북대IDEC2025창의회로설계챌린지_결과보고서_연승싸이퍼_지하철 열차용 자동안전발판.pdf · 2026-07-10 ＋

초음파 거리 측정과 정차 감지, 기준거리 비교, 모터 구동을 결합해 열차 탑재형 자동안전발판을 제안한 시스템.

곡선형 승강장에서 고정형 안전발판이 갖는 설치·충돌 한계를 해결하기 위해 열차 내부 탑재형 자동안전발판을 설계한 자료다. SRF-05 초음파 센서, 555 타이머, 170kHz 발진기, MC14553 카운터, 7-segment 표시, HC4538/74HC00 기준거리 비교, Optical sensor 정차 감지, D 플립플롭 모터 제어를 연결한다. PCB artwork, Gerber 검증, 3D 열차 기구부와 발판 모델링, 문제 해결 과정을 상세히 기록했다.

핵심 내용
  • 기존 고정형 발판의 한계를 열차 탑재형 구조로 전환했다.
  • 센서 신호를 시간-거리 변환, 표시, 비교, 모터 제어로 순차 처리했다.
  • 부품 오차, 노이즈, Gerber 문제, 기구부 설계 난점을 해결 과정으로 기록했다.
수상·성과 포인트
  • 사회 안전 문제와 명확히 연결된 주제
  • 센서-논리-모터-기구부가 결합된 시스템 완성도
  • 아날로그/논리 회로만으로 제어하려는 회로설계 성격
  • 실패 원인과 제조 문제 해결 경험을 상세히 제시
기술적 포인트
  • SRF-05 Echo 펄스폭을 170kHz 카운터로 거리화
  • 555 타이머 40Hz 트리거와 0.6ms reset pulse
  • 가변저항 기반 10~30cm 기준거리 설정
  • NAND 및 플립플롭으로 기준거리 이내/이외 판정
  • Optical sensor로 정차 조건을 확인한 뒤 모터 구동
검증 방법
  • PSpice 트리거/발진/모노스테이블 시뮬레이션
  • 오실로스코프 Trig/Echo 측정과 거리 계산
  • PCB DRC, Gerber, copper pour, stitching via 작업
  • Fusion 360 기반 기구부 간섭 검토
보고서·발표 강점
  • 동작 순서도와 시스템 구성도를 먼저 제시
  • 센서·비교·모터 구동 조건을 논리적으로 연결
  • 제작 과정 문제와 해결책을 별도 섹션으로 정리
우리 프로젝트 적용
  • 우리도 센서값을 바로 판단하지 말고 시간/변화량/거리 등 해석 가능한 물리량으로 변환하는 과정을 명확히 둔다.
  • 정체 판정에는 ‘센서값 조건 + 상황 조건’의 이중 조건을 둬 오동작을 줄인다.
  • 부품 오차가 판정 임계값에 미치는 영향을 초기부터 검토한다.
한계·주의사항
  • 자료상 완성된 실제 지하철 환경 검증보다는 모델 기반 시연에 가깝다.
  • 거리 측정 정확도는 부품 오차와 초음파 센서 dead time 보정에 민감하다.
근거 위치
  • 곡선형 승강장 문제와 열차 탑재형 해결 방향 (p.2)
  • 시간-거리 변환, 기준거리 비교, 모터 구동 회로 구성 (p.4-5)
  • 40Hz 트리거와 0.6ms reset pulse 설계 (p.6)
  • 오실로스코프 Echo 측정으로 약 16.7cm 거리 계산 (p.13-14)
  • 커패시터 오차와 Gerber outline 문제 해결 (p.23-24)
2025 Master Key - 압력-시간 이중 인증 기반 아날로그 보안 키패드3.경북대IDEC2025창의회로설계챌린지_결과보고서_Master Key_압력-시간 이중 인증 기반 아날로그 보안 키패드.pdf · 2026-07-10 ＋

FSR 압력, 누름 시간, 입력 순서를 결합해 기존 4자리 비밀번호보다 경우의 수를 크게 늘린 아날로그 보안 키패드.

숫자 키패드의 어깨너머보기·지문 유추 취약점을 압력과 시간 요소로 보완한 자료다. FSR과 Velostat 센서, MCP602 단일전원 Schmitt trigger, SR latch, 555 timer, 2bit counter, 2-to-4 decoder, MUX, XNOR/AND gate, servo PWM을 조합해 4자리 입력의 압력·시간·순서를 비교한다. 사용자 10명의 강/약 압력 전압 측정으로 threshold를 정하고, race condition 방지를 위해 RC delay를 추가했으며, 브레드보드 검증 후 4층 PCB와 3D 프린트 지지대를 제작했다.

핵심 내용
  • 보안성 향상을 경우의 수 12,960,000개와 1296배로 정량화했다.
  • 압력·시간·순서를 모두 회로 블록으로 분리해 구현했다.
  • 센서 편차와 race condition 같은 실제 문제를 회로적으로 보완했다.
수상·성과 포인트
  • 기존 키패드 취약점을 누구나 이해할 수 있는 방식으로 제기
  • FSR+Velostat, Schmitt trigger, 555 timer 등 아날로그 회로 창의성
  • 사용자 실험으로 threshold를 정한 검증성
  • PCB, 만능기판, 3D 지지대, servo 잠금장치까지 이어진 구현성
기술적 포인트
  • FSR 압력 감지를 위한 단일전원 inverting Schmitt trigger
  • Low/High threshold 2V/3V 설정과 SR latch 저장
  • 555 timer 1Hz pulse와 2bit counter로 누름 시간 측정
  • Velostat 기반 순서 감지와 non-inverting Schmitt trigger
  • MUX·XNOR·AND gate로 압력/시간/순서 비교
  • 555 PWM 두 종류와 MUX로 servo lock/unlock 제어
검증 방법
  • 10명 사용자 강/약 압력 전압 측정
  • FSR 입력과 Schmitt trigger 출력 파형 확인
  • 2초 입력 시 시간 비교 파형 확인
  • RC delay 약 758ms 실측으로 초기화 race condition 방지 확인
  • 브레드보드 검증 후 4층 PCB 제작
보고서·발표 강점
  • 목차가 회로 블록 순서와 일치해 이해가 쉽다.
  • 보안성, 회로 창의성, 구현 가능성을 모두 수치와 파형으로 설명한다.
  • 문제 발생 원인과 해결 회로를 구체적으로 제시한다.
우리 프로젝트 적용
  • 우리도 임계값을 사람/환경 샘플 측정으로 정하고 표로 제시한다.
  • 센서 신호는 Schmitt trigger/히스테리시스처럼 노이즈에 강한 논리화 과정을 설계한다.
  • 최종 판정 전 초기화나 지연 때문에 발생할 race condition을 점검한다.
  • 정체 판정도 단일 센서값이 아니라 강도·시간·순서/위치 같은 복합 특징으로 설계할 수 있다.
한계·주의사항
  • 번호와 순서 변경이 물리적 연결 변경에 의존해 사용성이 제한될 수 있다.
  • 압력·시간 입력은 사용자 학습 부담이 있으며, 허용 오차 설계가 추가로 필요하다.
근거 위치
  • 경우의 수 12,960,000개와 보안성 문제 정의 (p.3)
  • 10명 압력 전압 측정과 2V/3V threshold 설정 (p.7)
  • 1Hz 555 timer와 2bit counter 시간 측정 (p.10-12)
  • Velostat 순서 감지와 보안 취약점 보완 (p.12-14)
  • RC delay 758ms로 race condition 방지 (p.18)
  • 4층 PCB와 3D 지지대 제작 (p.23-26)
PHASE 1 · 수업 신청까지

진로탐색수업

D-5
다음 DEADLINE 2026-07-15
현재 PHASE 진행률0/8 · 0%
  1. ○STEP 1 · 지도교수 수락 및 승인 가능 여부 확인
  2. ○STEP 2 · 프로젝트 주제와 진로탐색 목표 확정
  3. ○STEP 3 · 신청 학점과 총 활동시간 결정
  4. ○STEP 4 · 주차별 활동 계획 작성
  5. ○STEP 5 · 신청서 문항 초안 작성
  6. ○STEP 6 · 팀원·지도교수 검토 반영
  7. ○STEP 7 · KNUCUBE 입력 내용 최종 점검
  8. ○DEADLINE · KNUCUBE 신청서 제출 — 2026-07-15까지2026-07-15까지
다음 PHASE 미리보기 PHASE 2 · 선발 후 수행계획 확정 마감 확인 필요 · 진출·선발 시 수동 활성화

현재 PHASE를 완료하면 진행할 작업입니다.

  1. STEP 1선발 결과와 수업 운영 안내 확인
  2. STEP 2지도교수와 첫 점검 일정 조율
  3. STEP 3학점별 30시간 기준 세부 활동표 확정
  4. STEP 4성과물과 평가 증빙 관리 방식 확정
PHASE 1 · 1~5주차 · 기초 학습 및 소자 제작 착수

PBL-Memrister

D-87
다음 DEADLINE 2026-10-05
현재 PHASE 진행률0/7 · 0%
  1. ○STEP 1 · 1주차(9/1~9/7) 오리엔테이션 및 실험실 안전·입소 교육
  2. ○STEP 2 · 2주차(9/8~9/14) memristor의 전반적인 작동원리 학습
  3. ○STEP 3 · 3주차(9/15~9/21) 소자 개발을 위한 반도체 공정 기술 학습
  4. ○STEP 4 · 4주차(9/22~9/28) CAD를 이용한 Photo mask 제작
  5. ○STEP 5 · 5주차(9/29~10/5) memristor 소자 제작(photo, deposition)
  6. ○STEP 6 · 1~5주차 학습·실험 기록과 결과 사진 정리
  7. ○DEADLINE · 1차 월별 보고서 제출(5주차 종료 기준) — 2026-10-05까지2026-10-05까지

사용자가 제공한 PBL 제안서의 15주차 학습계획 기준. 2026-09-01을 1주차 시작일로 두고 매주 화요일~월요일로 계산했으며, 월별 보고서 날짜는 제안서에 표시된 해당 주차의 종료일 기준이다.

다음 PHASE 미리보기 PHASE 2 · 6~9주차 · 소자 제작 및 공정 최적화 2026-11-02 · 완료 후 자동 활성화

현재 PHASE를 완료하면 진행할 작업입니다.

  1. STEP 16주차(10/6~10/12) memristor 소자 제작(photo, deposition)
  2. STEP 27주차(10/13~10/19) memristor 소자 제작(photo, deposition)
  3. STEP 38주차(10/20~10/26) 제작한 memristor 소자 동작 특성 평가(1)
  4. STEP 49주차(10/27~11/2) 공정 두께 및 어닐링 온도 수정·최적화
  5. STEP 56~9주차 공정 조건과 측정 결과 비교표 정리
  6. DEADLINE2차 월별 보고서 제출(9주차 종료 기준)2026-11-02까지

마지막 동기화: 2026-07-10T01:46:29+09:00 · Google Tasks 완료 상태를 기준으로 생성