상태 active · 다음 일정 2026-07-10
# AI_반도체_회로설계_대회 개요 ## 핵심 요약 - 정식 프로젝트명: `AI_반도체_회로설계_대회` - 유형/상태: `competition` / `active` - 관리 원칙: 공식 자료, 팀 내부 실행가이드, 이전 수상작 참고자료, Jarvis 제안을 분리해서 기록한다. ## 프로젝트 목적 2026 전국 대학생 AI 반도체 회로 설계 경진대회에 참가하여, 지정과제 공개 이후 빠르게 트랙을 선택하고 baseline 재현, 개선안 설계, PPA 및 강건성 검증, 보고서·발표·시연까지 완성한다. ## 현재 확정된 방향 ### 사용자 확정 사항 - 이 프로젝트는 다른 프로젝트와 섞지 않는 별도 정식 프로젝트다. - Jarvis는 전담 프로젝트 비서/PM으로 동작한다. - 프로젝트 관련 답변 전에는 최신 프로젝트 파일을 먼저 확인한다. - 공식 자료, 이전 수상작, 팀 아이디어, Jarvis 제안을 구분한다. - 캘린더 공유, 팀원 초대, 이메일 발송, 외부 파일 공유는 아직 하지 않는다. - 과제 공개 전에는 일정과 준비 체계 중심으로 관리한다. ### 공식 자료에서 확인된 큰 방향 - 대회 성격: AI 반도체 회로 설계 경진대회 - 선택 가능 트랙: 아날로그 또는 디지털 방식 - 평가 관점: 저전력, PPA, Layout, 면적, 전력효율, 강건설계 - 주요 흐름: 접수 → 오리엔테이션/설계 주제 공개 → 1차 제출 → 2차 제출 → 온라인 심사 → 발표·시상 ## 현재 주제 상태 - 실제 지정과제는 아직 확인 필요다. - 구체 회로 주제와 baseline 구조는 과제 공개 후 결정한다. - 현재 기술 계획의 중심은 `지정과제 공개 후 48시간 내 요구사항 구조화, baseline 재현, 트랙 결정, 검증 계획 확정`이다. ## 최종 결과물 - 1차 제출물 - 2차 제출물 - 회로/RTL 또는 물리 설계 결과 - PPA 비교표 - Layout 또는 physical flow 근거 - 강건성 검증 결과 - 보고서, 발표자료, 시연/질의응답 자료 - 재현 가능한 근거맵과 원본 report 연결 ## 운영 원칙 - 원본 자료는 `references/originals/`에 보관하고 수정하지 않는다. - 작업 자료는 `references/working/` 또는 `outputs/`에 둔다. - 공식 일정과 팀 내부 동결일을 구분한다. - 변경 전 스냅샷을 만든다. - 확인되지 않은 항목은 `확인 필요`로 유지한다.
# 요구사항 및 평가 기준 ## 공식 자료에서 확인된 사항 - 공모전명: 2026 전국 대학생 AI 반도체 회로 설계 경진대회 - 팀 구성: 3인 이하 팀 - 방식: 아날로그 또는 디지털 방식 선택 가능 - 평가 방향: - 저전력 - PPA 관점의 회로 구성 - Layout - 면적 - 전력효율 - 강건설계 ## 제출 및 심사 흐름 - 접수 - 오리엔테이션 및 설계 주제 공개 - 1차 결과 제출 - 2차 결과 제출 - 온라인 심사 - 발표·시상 ## 트랙 선택 기준 ### 아날로그 트랙이 유리한 경우 - 핵심 성능이 전압, 전류, 주파수, 정확도, noise, 부하, settling에 좌우됨 - OP AMP, MOSFET, comparator, bias, layout 역량이 필요함 - 검증이 DC, AC, transient, PVT, Monte Carlo 중심임 ### 디지털 트랙이 유리한 경우 - 핵심 성능이 연산, 제어, 데이터 흐름, 처리량, 지연, 최대 주파수에 좌우됨 - Verilog/SystemVerilog, Python, synthesis, STA, P&R 역량이 필요함 - 검증이 golden model, RTL regression, synthesis, STA, power report 중심임 ### 선택 원칙 - 공식 baseline을 가장 빨리 재현할 수 있는가 - 2026-08-13 1차 제출까지 정량 결과를 낼 수 있는가 - 팀이 실제로 검증 가능한가 ## 기술 구현 요구사항 ### 공통 흐름 1. 요구사항 구조화 2. 공식 baseline 실행 3. 개선안 설계 4. Pre-layout 검증 5. Physical 설계 6. Post-layout 검증 7. PPA 결과표 작성 8. 모든 수치에 원본 report, 조건, 단위, 버전 연결 ### 아날로그 트랙 검증 요소 - DC operating point - DC sweep - transient - PVT - Monte Carlo - Layout - DRC, LVS, PEX ### 디지털 트랙 검증 요소 - Python/C golden model - RTL - regression - synthesis - STA - power report - P&R - post-route 검증 ## PPA 및 강건성 검증 기준 ### Power - 동작·대기·평균 전력 또는 연산당 에너지 - 측정 조건, 전원전압, 활동률, simulation log 연결 ### Performance - 아날로그: 정확도, 속도, settling - 디지털: 처리량, 지연, 최대 주파수 - baseline/proposal 동일 testbench 비교 ### Area - layout 면적 - cell area - P&R report ### Robustness - PVT - 입력 corner - load - mismatch - reset - 연속입력 - worst-case 표, 실패 조건, margin ### Layout / Physical - DRC/LVS/PEX 또는 제공 physical flow 보고서 - 물리 설계 결과와 PPA 수치 연결 ## 확인 필요 - 실제 지정과제 내용 - baseline 구조 - 평가식 - PDK/library - 제출 형식 - 외부 Python/C 모델 사용 가능 여부 - AI 도구 사용 허용 범위 - 외부 코드/IP 사용 가능 여부 - 공식 세부 평가표
# 일정 ## 공식 일정 - 2026-07-17: 접수 마감 - 2026-07-21 19:00: 오리엔테이션·설계 주제 공개 - 2026-08-13: 1차 결과 제출 - 2026-10-30: 2차 결과 제출 - 2026-11-09 ~ 2026-11-14: 온라인 심사 - 2026-11-28: 발표·시상 ## 팀 내부 동결일 - 2026-08-06: 1차본 동결 - 2026-10-16: 최종 기술 동결 - 2026-10-23: 최종 제출본 동결 ## W1~W21 계획 - W1, 2026-07-06 ~ 2026-07-12 - 팀소개서, 역할, 폴더, 보안규칙 확정 - Python·Git·대회 계정 준비 - 2026-07-10 접수본 동결 - W2, 2026-07-13 ~ 2026-07-19 - 접수 완료 - 아날로그·디지털 기초 예제 각 1개 실행 - 2026-07-17 접수 마감 - W3, 2026-07-20 ~ 2026-07-26 - 과제 공개 후 48시간 절차 - 트랙 결정, baseline 실행 - 2026-07-21 과제 공개 - 2026-07-24 baseline 실행 목표 - W4, 2026-07-27 ~ 2026-08-02 - baseline 동결 - 개선안 최대 2개 - 2026-07-30 baseline 동결 - W5, 2026-08-03 ~ 2026-08-09 - 1차 제출 구조, 초기 결과, 위험 정리 - 2026-08-06 1차본 동결 - W6, 2026-08-10 ~ 2026-08-16 - 1차 제출, 피드백·실패원인 회고 - 2026-08-13 1차 제출 - W7, 2026-08-17 ~ 2026-08-23 - 개선안 1~2개 구현 - W8, 2026-08-24 ~ 2026-08-30 - pre-layout 최적화 - W9, 2026-08-31 ~ 2026-09-06 - Layout/P&R v1 - W10, 2026-09-07 ~ 2026-09-13 - physical 오류 수정 - W11, 2026-09-14 ~ 2026-09-20 - post-layout 첫 결과 - W12, 2026-09-21 ~ 2026-09-27 - worst-case 보강 - robustness matrix 작성 - W13, 2026-09-28 ~ 2026-10-04 - 최종 PPA 후보 선정 - W14, 2026-10-05 ~ 2026-10-11 - 최종 Layout/P&R와 보고서 골격 - W15, 2026-10-12 ~ 2026-10-18 - 기술변경 종료 - 2026-10-16 기술동결 - W16, 2026-10-19 ~ 2026-10-25 - 제출 문서·파일·영상 동결 - 2026-10-23 제출본 동결 - W17, 2026-10-26 ~ 2026-11-01 - 2차 제출·수신 확인 - 2026-10-30 2차 제출 - W18, 2026-11-02 ~ 2026-11-08 - 온라인 심사 준비 - W19, 2026-11-09 ~ 2026-11-15 - 온라인 심사 대응 - 2026-11-09 ~ 2026-11-14 온라인 심사 - W20, 2026-11-16 ~ 2026-11-22 - 최종 발표자료·리허설 - W21, 2026-11-23 ~ 2026-11-29 - 발표·시상·회고 - 2026-11-28 발표·시상 ## 일정 관리 주의사항 - 캘린더 생성, 공유, 일정 등록은 아직 하지 않음 - 공식 일정과 내부 동결일을 구분해서 관리 - 과제 공개 후 48시간 내 트랙과 baseline 검증 가능성을 판단
# 할 일 ## 최우선 초기 작업 - [ ] 접수 상태와 접수 증빙 확인 - 마감: 2026-07-17 - 완료 기준: 신청 완료 여부, 팀 정보, 접수 번호 또는 확인 메일 확보 - [ ] 2026-07-21 오리엔테이션·설계 주제 공개 자료 확보 - 완료 기준: 지정과제, baseline, 제출 양식, 평가식, 환경 안내 파일 보관 - [ ] 공식 제출 양식과 평가 기준표 확보 - 완료 기준: 1차/2차 제출물 형식과 채점 기준을 문서화 - [ ] EDA/PDK/library 사용 환경 확인 - 완료 기준: 접속 가능 여부, 예제 실행, report 산출 경로 확인 - [ ] 팀원과 역할 확정 - 완료 기준: PM, 설계/검증, PPA/Physical, 문서/발표 담당 지정 ## 과제 공개 후 48시간 작업 - [ ] 공식 요구사항을 `02-requirements.md`에 반영 - [ ] 아날로그/디지털 트랙 선택 기준표 작성 - [ ] baseline 실행 및 재현성 확인 - [ ] testbench 또는 검증 스크립트 확보 - [ ] PPA/강건성 측정 항목과 report 경로 확정 - [ ] 1차 제출 전략 수립 ## 검증 자동화 작업 - [ ] baseline/proposal 동일 조건 비교표 설계 - [ ] power/performance/area report parsing 방법 확인 - [ ] robustness matrix 작성 - [ ] 원본 report → 표 → 보고서 수치 연결용 evidence map 작성 ## 문서·발표 작업 - [ ] 보고서 골격 작성 - [ ] 문제 → baseline → 개선 → 검증 → PPA/Layout → 한계 스토리라인 확정 - [ ] 예상 질문과 근거 카드 작성 - [ ] 데모/시연 백업 플랜 준비 ## 하지 않은 작업 - [ ] Google Calendar 생성 또는 공유 - [ ] 팀원 초대 - [ ] 이메일 발송 - [ ] 외부 파일 공유
# 의사결정 기록 ## 2026-07-08 정식 프로젝트 생성 승인 - 결정: `AI_반도체_회로설계_대회`를 정식 프로젝트로 생성 - 유형: competition - 상태: active - 경로: `~/JarvisProjects/AI_반도체_회로설계_대회` ## 운영 원칙 - 전담 프로젝트 비서/PM 방식으로 관리 - 프로젝트 관련 답변 전 최신 프로젝트 파일 확인 - 공식 자료, 이전 수상작, 팀 아이디어, Jarvis 제안 구분 - 수정 전 스냅샷 생성 - 원본 자료 삭제·덮어쓰기 금지 - 외부 공유, 이메일, 캘린더 변경은 승인 후 실행 ## 과제 공개 전 운영 방향 - 과제 공개 전에는 일정과 준비 체계 중심으로 관리 - 실제 설계 주제, 트랙, baseline, 개선안은 과제 공개 후 결정 ## 미결정 - 실제 팀원 및 역할 - 아날로그/디지털 트랙 - 구체 회로 주제 - baseline 구조 - 사용할 EDA/PDK/library - 제출 양식별 세부 산출물
# 위험요소 ## 일정 위험 - 접수 마감이 2026-07-17로 임박 - 대응: 접수 완료 여부와 증빙 우선 확인 - 2026-07-21 과제 공개 후 2026-08-13 1차 제출까지 기간이 짧음 - 대응: 공개 후 48시간 내 트랙, baseline, 역할, 검증계획 동결 - 2차 제출 전 기술 변경이 늦어질 위험 - 대응: 2026-10-16 기술동결, 2026-10-23 제출본 동결 유지 ## 기술 위험 - 지정과제와 팀 역량이 맞지 않을 수 있음 - 대응: 아날로그/디지털 양쪽 기초 예제를 미리 실행 - baseline 재현 실패 - 대응: 공식 예제, 환경, report 생성 경로부터 확인 - PPA 수치의 조건 불일치 - 대응: 동일 testbench, 동일 corner, 동일 report 조건으로 비교 - 강건성 검증 누락 - 대응: PVT, 입력 corner, load, mismatch/reset/연속입력 matrix 작성 - Layout/Physical flow 지연 - 대응: pre-layout 결과와 post-layout 결과를 분리 관리하고, DRC/LVS/PEX 또는 P&R report 근거 확보 ## 규정·보안 위험 - 외부 코드/IP/AI 도구 사용 규정 미확인 - 대응: 공식 규정 확보 전 사용 범위 확정 금지 - 원본 report 또는 PDK/IP 유출 위험 - 대응: 공개 자료와 내부 자료 분리, 외부 공유 전 승인 - 이전 수상작 유사성 위험 - 대응: 문장·도표·회로·수치 복사 금지, 성공 패턴만 참고 ## 문서 위험 - 과장된 성능 주장 - 대응: 모든 수치에 조건, 단위, report 경로 연결 - 발표 스토리와 기술 근거 불일치 - 대응: claim-evidence map 작성
# 확인 필요 항목 ## 공식 자료 1. 공식 세부 모집요강 또는 PDF 공고가 있는가? 2. 공식 평가 기준표가 별도로 있는가? 3. 1차/2차 제출 양식과 파일 형식은 무엇인가? 4. 오리엔테이션·설계 주제 공개 자료는 어디에서 받을 수 있는가? 5. 제공 EDA 환경, PDK, library, 외부 IP/AI 도구 사용 제한은 무엇인가? ## 프로젝트 주제 및 기술 - 실제 지정과제 내용 확인 필요 - 아날로그/디지털 트랙 미정 - baseline 구조 미정 - 개선안 미정 - testbench 구성 미정 - 평가식 적용 방식 미정 ## 팀 운영 - 실제 팀원 이름 미정 - 팀원별 역할 미정 - 지도교수 또는 멘토 정보 미정 - 대회 계정과 접근 권한 미정 ## 참고자료 - 이전 수상작 1차 서류 원본 경로 확인 필요 - 공식 제출 양식 확인 필요 - 공식 세부 평가표 확인 필요
# 팀 및 역할 ## 팀 상태 - 팀 프로젝트 여부: true - 팀원: 확인 필요 - 지도교수/멘토: 확인 필요 - 공유 대상: 없음 - 외부 초대: 아직 하지 않음 ## 역할 분담 초안 ### Project Manager - 일정, 내부마감, 작업 큐, 지연, 승인대기, 산출물 관리 ### Requirements & Rules - 과제, 규정, 제출파일, AI/IP 제한 구조화 ### Design & Verification - baseline/proposal testbench, regression, PVT, MC, power·delay·정확도 추출 ### PPA & Physical - 합성, STA, P&R, DRC/LVS/PEX report 정리 ### Documentation - 주간기록, 보고서 초안, 그림 캡션, 발표자료, 재현 가이드 ### Audit & Security - 근거 없는 수치, 단위 오류, PDK/IP 유출, 자동 제출·자동 게시 차단 ## 확정 필요 - 실제 팀원별 담당 - 승인권자 - 구매/계정 담당 - 발표 담당 - 제출 담당