PHASE 1 · 참가 신청까지
AI 반도체 회로설계
다음 DEADLINE
2026-07-17
현재 PHASE 진행률0/7 · 0%
- STEP 1 · 팀원별 담당 역할 분담
- STEP 2 · 설계 방식 후보와 팀 강점 정리
- STEP 3 · 팀 소개서 목차와 구성 확정
- STEP 4 · 팀 소개서 본문 작성
- STEP 5 · 팀 소개서 최종 검토
- STEP 6 · 팀원별 Google Form 작성 여부 확인
- DEADLINE · 팀 소개 자료와 팀원별 신청서 제출 — 2026-07-17까지2026-07-17까지
PROJECT KNOWLEDGE자료 인사이트 ＋
PHASE 1 · STEP 2 설계 방식 후보와 팀 강점 정리 ＋
현재 확인된 수상작은 요구사항을 회로 구조로 직접 변환하고, baseline 대비 개선 설계를 기능과 PPA 양쪽에서 검증했다. 우리 팀도 AI 기법 자체보다 회로 최적화의 원인과 정량적 효과를 중심으로 주제를 선정해야 한다.
공통 성공 요인
- 요구사항과 회로 구조의 직접적인 연결
- AI 또는 SNN 사용 이유와 PPA 개선 논리의 연결
- baseline 대비 정량 비교
- 기능 검증부터 합성·P&R까지 이어지는 검증 흐름
- 실제 동작 안정성을 위한 예외 처리와 제어 로직
평가항목별 핵심
- 기능 성공률과 정확도
- latency
- cell area
- total power
- switching power
- register 및 clock network power
- 시스템 안정성 및 예외 상황 처리
반드시 확보할 근거·데이터
- 동일 조건의 baseline과 improved design 결과
- 기능 testbench 결과
- 합성 후 PPA 표
- P&R 이후 PPA 표
- 최적화별 개선 원인을 설명하는 회로 또는 파형 자료
우리 프로젝트 적용 전략
- 주제 후보별 PPA 최적화 가능성을 먼저 평가한다.
- baseline 구조를 조기에 고정한다.
- selective update, sparsity gating, clock/load reduction 중 적용 가능한 기법을 선정한다.
- 기능 지표와 회로 지표를 함께 비교하는 평가표를 만든다.
- 발표는 요구사항 → 구조 → 최적화 → 검증 → PPA 개선 순서로 구성한다.
현재 부족한 점
- 현재 수상작 자료가 고유 PDF 1종뿐이다.
- 첫 번째 PPTX 자료는 별도 분석되지 않았다.
- 우리 팀의 구체적인 회로 주제와 baseline이 아직 확정되지 않았다.
- 평가 지표와 사용할 EDA 흐름이 아직 고정되지 않았다.
다음 행동
- 1차 보고서 PPT를 다시 업로드해 별도로 분석한다.
- 추가 수상작 2~3개를 확보해 공통 성공 요인을 재분석한다.
- 주제 후보별 기능 지표와 PPA 개선 가능성 표를 작성한다.
- baseline 회로와 개선 회로의 비교 기준을 확정한다.
경북금오대학교 2차 발표자료 — SNN 기반 PID 제어경북금오대학교_2차_발표자료.pdf · 2026-07-10 ＋
SNN 기반 PID 제어를 Ball-on-Plate 시스템에 적용하고 baseline 대비 PPA 개선을 정량적으로 증명한 수상작 발표자료
100개 압력 센서의 spike 입력으로 공의 위치를 추정하고, 4개의 LIF 기반 PID 제어 뉴런을 통해 X+/X-/Y+/Y- 모터를 구동하는 폐루프 시스템이다. 선택적 업데이트와 목표 근처 dither 제어로 불필요한 스위칭과 진동을 줄였으며, 합성 및 P&R 결과에서 면적과 전력 개선을 수치로 제시했다.
핵심 내용
- 30cm × 30cm 평면에서 공을 중심 Ø1cm 영역에 유지하는 폐루프 제어 문제를 정의했다.
- 10×10 압력 센서의 spike 입력을 centroid 방식으로 처리해 위치를 추정했다.
- P-term, D-term, LIF 기반 I-term을 결합한 SNN 기반 PID 구조를 사용했다.
- 목표 근처에서 짧은 motor pulse와 alternating dither로 overshoot와 jitter를 줄였다.
- selective/windowed update로 불필요한 register toggle을 억제했다.
수상·성과 포인트
- 물리적 요구사항을 센서·제어·모터 회로 구조와 직접 연결했다.
- SNN의 event-driven 특성을 저전력 설계 효과와 연결했다.
- 센서부터 P&R까지 end-to-end 시스템 흐름을 제시했다.
- baseline과 improved design의 PPA를 수치로 비교했다.
- 안정성 로직과 illegal state 억제 등 실제 동작 문제를 고려했다.
- 문제 정의, 구조, 최적화, 검증, PPA 순서의 발표 흐름이 명확했다.
기술적 포인트
- LIF 뉴런 기반 PID 제어
- active sensor spike centroid 위치 추정
- spike-driven motor actuation
- selective/windowed register update
- target-region drive tapering
- opposite-direction simultaneous drive suppression
검증 방법
- 기능 testbench를 통한 폐루프 제어 검증
- baseline과 improved design 비교
- post-synthesis PPA 비교
- P&R 이후 total power 및 switching power 비교
- 면적, register power, clock network power의 정량 비교
보고서·발표 강점
- 회로 구조와 최적화 이유를 PPA 결과와 연결했다.
- 합성 전 기능 검증과 합성·배치배선 후 결과를 단계적으로 제시했다.
- 개선율을 백분율로 명확히 표시했다.
- 시스템 전체 블록과 각 제어 항목의 역할이 구분되어 있다.
우리 프로젝트 적용
- 먼저 동작하는 naive baseline을 확정한 뒤 improved design을 비교한다.
- event-driven, sparsity, selective update처럼 switching 감소 원인이 명확한 주제를 우선한다.
- 기능 성공률, latency, area, total power, switching power를 하나의 평가표로 관리한다.
- 최적화 기법은 2~3개로 제한하고 각 기법과 PPA 개선의 인과관계를 설명한다.
- 요구사항 표, 블록도, baseline 비교표, 검증 결과표를 초기부터 산출물 형식으로 고정한다.
한계·주의사항
- 현재 분석된 고유 자료는 이 PDF 1종이므로 여러 수상작의 공통 경향으로 일반화하기에는 자료가 부족하다.
- 첨부된 PPTX는 Hermes 캐시에서 같은 PDF로 인식되어 별도로 분석되지 않았다. PPTX는 다시 업로드하여 별도 분석해야 한다.
- 수상 여부의 직접 원인은 심사평이 없으므로 발표자료의 구조와 결과를 근거로 추론한 내용이다.